# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-284518

(43)Date of publication of application: 31.10.1997

(51)Int.CI.

H04N 1/21

H04N 1/44

(21)Application number: 08-118437

(71)Applicant : RICOH CO LTD

(22)Date of filing:

16.04.1996

(72)Inventor: OBATA MASATO


## (54) DIGITAL IMAGE FORMING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a digital image forming

device for improving secrecy.

SOLUTION: A scanner 100 digitally reads an image on an original and an image memory 300 stores image data which is read. The image is formed based on stored image data and image data is read again from the image memory after a series of image forming operations terminate. A system control part 500 forms the image. Image data which the image memory stores can arbitrarily be deleted. Thus, the formation of the image by an unrelated person can be prevented. Then, convenience improves when it is automatically deleted after prescribed time passes.



# **LEGAL STATUS**

[Date of request for examination]

05.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# 特開平9-284518

(11)特許出歐公開番号

€ 耧 4 盐

华

噩

4 (12)

(18) 日本国格群庁 (JP)

(43)公開日 平成9年(1997)10月31日

技術表示箇所		
	1/21	1/44
ΡI	H04N	
庁内整理番号		
<b>使</b> 例記事		
	1/21	1/44
(51) Int CL.	H04N	

# (全17月) 審査請収 未請収 請求項の数4 FD


	14 类	
(71)出版人 000065747 株式合計1コー	東京都大田区中周込1丁目3番6号 小艦 正人 東京都大田区中周込1丁目3番6号 会社リコー内	
(71)出觀人	(72) 発明者	
<b>特閣平8</b> -118437	平成8年(1996)4月16日	
(21)出願番号	(22) 州政日	

# ディシタル画像形成装置 (54) [発明の名称]

[24] [要約]

【課題】 機密性を高めたディジタル画像形成装置を提 **供することを目的とする。**  【解決手段】 スキャナ100で原稿上の画像をディジ リ300が記憶する。記憶した画像データに基づいて画 モリから画像データを読み出し、システム制御部500 が画像形成を行わせる。画像メモリが記憶した画像デー タは任意に消去を可能に構成する。よって、無関係な人 タル的に読み取り、読み取られた画像データを画像メモ 所定の時間経過後に自動的に消去させたりすると利便性 像形成を行い、一連の画像形成動作終了後、再度画像メ による画像再形成を防止することが可能となる。また、

が向上する。



「請求項1】 原稿上の画像をディジタル的に読み取る (特許請求の範囲)

前記酰取手段により読み取られた画像データを記憶する 党取手段と

前配配億手段に配億した画像データに基ろいて画像形成 を行う画像形成手段と ための記憶手段と

・連の画像形成動作終了後、再度前配記憶手段から画像 データを読み出し、前記画像形成手段により画像形成を 行わせる画像再形成制御手段と、

前配配億手段に配億した画像データを消去する消去手段 とを備え

前記記憶手段で記憶した画像データを任意に消去可能と Jたことを特徴とするディジタル画像形成装置。

るモードクリア手段を備え、前配消去手段による前配配 「請求項2】 更に画像形成のためのモードをクリアす **b 手段に配憶した画像データの消去を、前配モードクリ** ア手段によるモードクリアを実行した時に行うことを特 散とする額水項1記載のディジタル画像形成装置。 【請求項3】 更に時間を計時する計時手段を備え、前 **記消去手段による前記記憶手段に記憶した画像データの** 消去を、一連の画像形成動作終了後、前記計時手段によ り所定時間計時した後に行うことを特徴とする請求項1 記載のディジタル画像形成装置。

する手段を備え、前配消去手段による前配配憶手段に起 **憶した画像データの消去を、前配配億手段の使用した領** 域のみ消去することを特徴とする間水項1 記載のディジ 【請求項4】 更に前記記憶手段の使用した領域を判断

「発明の詳細な説明」 タル画像形成装置。

0001

メモリに配憶して複写動作を行うディジタル画像形成装 |発明の風する技術分野||本発明は、画像データを一旦 置に関する。

0002

ったデータを記憶する記憶手段と、記憶手段に記憶され は、原稿を読み取る懿取手段と、懿取手段により読み取 **特関平3-236676号に開示されているものが一般** 的に知られている。本従来例のディジタル画像形成装置 画像データの加工を行う画像編集手段と、一連の複写動 作終了後、画像編集手段による編集内容を変更して再び 配赁手段から画像データを読み出し画像を再形成させる 原稿を何度も読み取ることなく所毀の複写画像を得るこ 従来の技術】従来のディジタル画像形成装置として、 た画像データに基づき画像形成を行う画像形成手段と、 画像再形成制御手段とを備えている。この構成により、 とができるとしている。

示した従来例では記憶手段に記憶した画像データを消去 [発明が解決しようとする課題] しかしながら、上配に

する手段を持たなかったため、複写動作終了後、無関係 3

[0004] 本発明は、機密性を高めたディジタル画像 **密の保持という点では不十分である問題点を伴う。** 8成装置を提供することを目的とする。

な人が画像を再び形成することが出来てしまうので、

[0005]

をディジタル的に競み取る競取手段と、競取手段により う画像形成手段と、一連の画像形成動作終了後、再度配 **寛手段から画像データを読み出し、画像形成手段により** 配億した画像データを消去する消去手段とを備え、配億 め、本発明のディジタル画像形成装置は、原稿上の画像 記憶手段に記憶した画像データに基づいて画像形成を行 画像形成を行わせる画像再形成制御手段と、記憶手段に 手段で配億した画像データを任意に消去可能としたこと 【親盟を解決するための手段】かかる目的を達成するた 競み取られた画像データを記憶するための配憶手段と、 か特徴としている。

[0006] さらに、上記に記載のディジタル画像形成 リア手段を備え、消去手段による配储手段に記憶した面 像データの消去を、モードクリア手段によるモードクリ 装置は、画像形成のためのモードをクリアするモードク

[0007] なおさらに、時間を計時する計時手段を億 え、消去手段による配値手段に配佐した画像データの消 去を、一連の画像形成動作終了後、計時手段により所定 時間計時した後に行い、または、配億手段の使用した餌 域を判断する手段を備え、配倍手段に配修した画像デー 7を、記憶手段の使用した領域のみ消去するとよい。 アを実行した時に行うとよい。

【発明の実施の形態】次に添付図面を参照して本発明に よるディジタル画像形成装置の実施の形態を詳細に説明 する。図1~図38を参照すると本発明のディジタル画 [0008] 8

【0009】まずディジタル複写機の全体の假要につい て説明する。図1は本発明のディジタル複写機の構成を 示しており、大別して、原稿から画像データを読み込む スキャナ100と、読み込んだ画像データを記録紙に記 段するためのブリンタ200と、スキャナ100で読み 取った画像データを配像する画像メモリ300と、各種 の複写モードの設定、オペレータに対する投示などを行 う操作部450と、複写機全体の制御及び原稿の画像デ **ータの眺み取り及び書き込み指示を行うシステム制御装** 象形成装置の一実施形態が示されている。

[0010] スキャナ100は、図2の概略図に示すよ 5 に、原稿を中央基準でコンタクトガラス108上で鍛 送させ、原柏面を光顔110で照射し、その反射光をレ ンズ111でCCD (電荷伝送案子) 101上に結像さ **せてCCD101で読み取る。そしてCCD101から** 出力されるアナログ信号は図1の均幅回路102で増幅 されてA/D変換器103に入力され、A/D変換器1 関500とから構成されている。

11などの光量分布の補正を行われ、その後画像処理回 0 3 でディジタル信号(以下、画像データとも言う)に 変換後、シェーディング補正回路104にてCCD10 路105に入力して、MTF補正や変倍処理、2値化な どのさまざまな処理を施した後に画像メモリ300に転 |の感度ムラや、光顔110の光量のムラや、レンズ1

ATEと、LGATEの開始を表す信号\*LGATES ている。図3に各制御信号と原稿との関係を示す。制御 域を表す信号WFGATEと、図3には示していないが 倡号には主走査方向の同期を取るための信号LSYNC と、主走査方向の最大読み取り有効領域を表す信号しG Tと、後で詳しく説明するが原稿の副走査方向の有効領 [0011] またスキャナ100内のクロック発生部1 06では画像読み取り時に用いる制御用の信号を発生し 全体の基準となるクロック信号CLKなどがある。

リの容量は16MbitのDRAMを16個搭載してい 御部301とメモリ部302とで構成されており、メモ 000P1 (ドット/インチ)、2値で読み取った場合 [0012] 画像メモリ300にはスキャナ100から 同軸ケーブル700を介して送られてきた画像データが 入力される。この画像メモリ300は後述するメモリ制 るので256Mbit、画像容量としては原稿画像を4 およそA0サイズ1枚分に相当する。

持つが、費き込み部がディジタル機特有であり、本実施 **例ではレーザダイオードやしEDアレイにより感光体ド** [0013] ブリンタ200は基本的にはアナログ複写 **集と同じプロセス(ドラム廻り、搬送、分離、定着)を** ラム上に静電階像を形成し、配録紙上に転写して定着す ることにより複写画像を形成する。

リ部302に対する制御を司るメモリ制御305と、画 と、書き込み、読み出しのアドレス計算、管理などメモ 【0014】次に画像メモリ300について図4を使用 して詳細に説明する。画像メモリ300は前述のように 実際に画像データを配憶するメモリ部302とメモリ部 をメモリ部302のどの位置に告き込むかを或いはどの 象データを処理する画像データ処理部306に分かれて また画像データなどの制御を行うメモリ制御部301と に分かれており、メモリ制御部301は更に画像データ 302に対して魯き込みアドレスや説み出しアドレス、 位置から読み出すかを制御するアドレス制御部303

ヘアドレスの初期値を設定する書き込みアドレス設定部 【0015】更にアドレス制御部303はメモリ部30 2への哲き込みに関する部分として、原稿の幅、すなわ ち画像データの主走査方向の有効領域を検知する原稿幅 **倹知邸310と原稿の長さ、すなわち画像データの副走** 査方向の有効領域を検知する原稿長検知部320と、メ ドレス発生部330と、書き込みアドレス発生部330 モリ部302~曹き込みアドレスを発生する曹き込みア

読み取りラインすなわちメモリ部302への番き込みラ インをカウントする書き込みラインカウント部350と 340と、原稿長検知部320により検知された副走査 方向の画像データ有効領域信号が有効である間、原稿の こ分かれている

りからの画像データ要求信号に応じて読み出し有効信号 と発生する懿出有効信号発生邸360と、懿出有効信号 発生部360により発生された読み出し有効信号が有効 2 に読み出しアドレスを発生する読出アドレス発生部3 90と、魏出アドレス発生部390に対してアドレスの 別期設定を行う読出アドレス設定部380とに分かれて いる。そして書き込みアドレスと読み出しアドレスを切 9 換えてメモリ部302に供給するアドレス切り換え部 である間、メモリ部302からの読み出しラインをカウ ントする酰出ラインカウント部370と、メモリ部30 [0016] 読み出しに関する部分としてプリンタ20 345が有る。

0017】画像データ処理部306はスキャナ100 から入力された画像データをシリアル/パラレル変換し てメモリ部302に入力するS/P変換部610と、ス キャナ100かちの画像データをメモリ部302に入力 するか、メモリ部302から読み出した画像データをプ リンタ200に送るかを切り換えるデータ切り換え部6 20と、メモリ部302から読み出した画像データをラ ッチするデータラッチ部630とデータラッチ部630 でラッチした画像データをパラレル/シリアル変換する P/S変換部640と、P/S変換部640でパラレル ノシリアル変換された画像データに対して反転、ミラー リング、シフト等の編集の画像データ加工を行う画像加 **工部650とで構成されている。** 

詳細に説明する。まず画像データ処理部306について 【0018】以下更に面像メモリ300の各部について 説明する。スキャナ100に読み取られた画像データD は同軸ケーブル100を介して画像メモリ300のS /P変換部610に入力される。

[0019] S/P変換部610は図26に示すように ANDゲート611とシフトレジスタ612とフリップ フロップ (以下、F/Fとも言う) 613により構成

効領域を表す信号WFGATEと主走査方向の最大有効 の信号をデータ入力端子Bに入力するので画像データD c.入力したクロック信号C.L.Kに同期して遅延して出力 【0020】図27と共に動作を説明すると、シフトレ ジスタ612では画像データD2をデータ入力端子Aに 入力し、ANDゲート611で副走査方向の読み取り有 読み取り領域を妻す信号LGATEのANDを取り、そ 2 の不要な部分をマスクして、クロック入力端子CLK

Kにクロック信号CLKの16周期に1回Hレベルとな 【0021】そしてF/F613ではクロック端子CL

/16に落として16ラインパラレルに変換した画像デ **一夕D3を出力する。そしてこの16ピット単位でメモ** リ部302の16個のメモリ紫子に対してライト/リー **るラッチ信号CLK16を入力してラッチし、周期を**]

[0022] 画像データの周期を1/16に落とすこと により、見かけ上メモリ部302に対してライトとリー ドの動作を同時に行うように制御できる。つまり図28 に示すようにクロック信号C L Kの16周期をメモリサ クル、次の8 C L K周期をリフレッシュサイクル、最後 の4CLK周期をライトサイクルとし、16CLK周期 イクルの単位として、最初の4CLK周期をリードサイ 単位でライトとリードを同時に行っている。

【0023】そして各々のサイクルが有効であることを 示す信号をそれぞれ\*RDEN、\*RFEN、\*WRE Nとし、各信号ともLレベルの間がそのサイクルが有効 WRENを入力しているので、実際にはF/F613は ライトサイクルが有効な期間のみ画像データD3を出力 し、その他の期間では出力はハイインピーダンス状態と とする。F/F613の出力イネーブル猫子OEには\*

【0024】メモリの内容を消去する場合にはWFGA TE信号がオンせずにLレベルのままなので画像データ D2は常にマスクされる。従って最終的にF/F613 から出力される画像データD3は常にLレベル(白デー タ)となる為このデータをメモリ302に費き込むこと

向トランシーバ621により構成されており、データ入 出力A端子にはS/P変換部610及び後述のデータラ る。データ切り換え部620は図29に示すように双方 データ入出力B端子にはメモリ部302の16bitの ッチ部630の16bitのデータラインが接続され、 【0025】データ切り換え部620について説明す データラインが接続されている。

\*WRENがLレベルの間 (ライト動作が有効の間) は 画像データの方向はA端子からB端子となり、S/P変 逆に\*WRENがHレベルの間は画像データの方向はB [0026] 図28も用いて動作を説明する。方向切り 端子から A端子となり、メモリ部302から後述のデー タラッチ部630に画像データは流れる。ただし出力イ ネーブル猫子OEに\*RFENを入力しているので、リ フレッシュ期間中はデータ入出力端子A、B共に、ハイ 梭部610かちメモリ部302に画像データは流れる。 換え端子DIRには\*WRENが接続されているので、 インピーダンス状態となる。

る。データ切り換え部620により、画像データはメモ リ部302へのライトデータかメモリ部302からのリ データラッチ部630は図30に示すようにF/F63 【0027】 データラッチ部630について説明する。 1にて構成されている。図31も用いて動作を説明す

る。そしてこの説み出された画像データD3をF/F6 31のクロック端子CLKに入力したクロック信号RD ードデータかを切り換えられ、時分割でリードサイクル の時にメモリ部302にから画像データは読み出され STBでラッチして画像データD5を出力する。

/S変換部640は、図32に示すように、シフトレジ スタ651により構成されている。図33も用いて動作 [0028] P/S変換部640について説明する。 を説明する。

カし、シフト/ロード端子SH/\*LDにシフト/ロー ド信号\*DTLDを入力すると、\*DTLDがLレベル の時にクロック端子CLKに入力したクロック信号CL Kの立ち上がりエッジでパラレル入力に入力したD5が ロードされ、それと同時にシリアル出力端子SOにはD LKに回期して画像データをシフトして、シフトレジス ・、515を出力し、シリアルの画像データD6を得 【0029】データラッチ部630により所定のタイミ ノグにてラッチされたパラレルの画像データロ5をシフ トレジスタ651のパラレル入力P10~P115に入 9651のシリアル出力SOにはD501、502、・ 500を出力する。以下\*DTLDガHレベルの間、

加工部650は図34に示すようにEX-ORゲート6 71、トグルのラインバッファ672、ラインバッファ のライトアドレスカウンタ673、リードアドレスカウ [0030] 画像加工部650について説明する。画像 ンタ674にて構成される。 [0031]以下動作を説明する。EX-ORゲート6 7.1は画像反転を行うためのものであり、ラインパッフ ナ672、ライトアドレスカウンタ673、リードアド **リコピーを行うためのものである。EX−ORゲート6** 7.1 では画像データD6とシステム制御305からの反 転/非反転切り換え信号REVを入力しているので、R EVがLレベルで反転処理を行わない時は面像データD 6をスルーで出力するが、REVがHレベルの時は反転 処理を行うので画像データ D 6 を反転処理した後出力す レスカウンタ674は画像シフト、ミラーリング、ダブ

【0032】またラインパッファ672ではライトアド レスカウンタ613及びリードアドレスカウンタ614 により指定する費き込み/競み出しアドレスをずらすこ とにより主走査方向に面像シフトしたり、昇順に費き込 り、1LSYNC内に1度能み出し終了後もう1度能み 出すことによりダブルコピーを実現する。このラインバ ッファのアドレス制御についてはシステム制御305よ り散定された編集情報に基づいて行う。この様に画像編 んで降順に配み出すことによりミラーリングを行った

[0033] アドレス制御部303の各部について説明 する。最初にアドレス制御部303の沓き込みに関する 集した後画像データD7を得る。

3

の原植做送部を上からみた図であり、コンタクトガラス 108の手前に原稿幅後知センサ311~318および している。各センサは反射型のセンサであり原稿がその 部分について説明する。原稿幅検知部310及び原稿長 険知師302について説明する。図5はスキャナ100 原稿挿入センサ321、原稿長檢知センサ322を配置 上に存在するか否かによりオンまたはオフする。

A4横サイズの原稿を挿入した場合は314、315の センサだけがオンし、A2横サイズの原稿を挿入した場 【0034】図2も用いて実際の原稿酰み取り動作に基 入口ローラに挿入すると、原稿幅検知センサ311~3 18が挿入した原稿のサイズに応じてオンする。例えば 合は312~317までのセンサがオンすると言うよう に、原稿の幅に応じてオンするセンサの組み合わせが変 **ろいて各センサの動作を説明する。オペレータが原稿を** わるので原稿の幅を検知することが可能となる。

る。原稿幅の検知終了後、不図示のピンチソレノイドが [0035] そしてこの組み合わせ信号DATAWID FHをメモリ制御305に入力して判断し、その判断結 110が点灯し、原稿読み取りの準備を開始する。更に 突き当てられ原稿挿入センサ321をオンすると不図示 原稿が奥に挿入され、原稿の先端が不図示のゲート爪に の撤送モータが駆動し、ゲートソレノイドがオンしてゲ 一ト爪が開き、そして搬送ローラ112が原稿を搬送す る。原稿が煅送されて原稿の先端が原稿長センサ322 オンして入口ローラ107の従動ローラの圧が解除され て原稿は更に奥に梅入可能となる。この時同時に蛍光灯 果に応じた信号を審込アドレス発生節330に印加す の上を横切ると、原稿長センサ322がオンする。

5及び雪込ラインカウント部350に入力する。A4縦 する。 毎込ラインカウント部350は図7に示すように 長センサ322の上を通過すると原稿長センサ322は オフして、原稿が原稿長センサ322の上を通過してい 有効領域信号WFGATEを図4に示すメモリ制御30 [0037] 偉込ラインカウント部350について説明 ORゲート351とカウンタ352とANDゲート35 る間を原稿の蓜み取り有効領域として検知し、読み取り の原稿の幅及び長さを倹知する場合を図6に示す。

[0036] そして原稿が搬送されて原稿の後端が原稿

3で構成されている。

[0038] 図8も用いて動作を説明する。 カウンタ3 52のクリア端子CLRには副走査方向の読み取り有効 顔域信号を示すFGATE信号を入力する。このFGA TE盾号は上記WFGATE信号と、メモリの内容の消 去を行う際にメモリ制御305によりソフト的にオンで きる消去有効信号INFGATE信号とをORゲート3 51により0Rを取った信号である。またクロック端子 CLKには主走査方向の同期を取るための信号LSYN Cを入力し、得られた出力QA ~QC はANDゲート3 52に入力している。

WFGATEがオン (Hレベル) になると、それまで出 カQA ~QC がクリア(カウント値="O")されてい たのが解除され、1ライン原稿を走査してクロック端子 にLSYNCの立ち上がりエッジが入力される毎にカウ ントアップする。そしてカウント値が"7" (QA ~Q C =H) になると、ANDゲート352の出力WINT 取る場合には原稿が原稿長センサ322の上を通過して 【0039】以下動作を説明すると、通常の原稿を読み 8がHレベルとなる。

切) に1 L S Y N C 国期の間 H レベルとなる。そしてこ のW1NT8は図4に示すようにメモリ制御305に入 カされ、図21に示すWINT8割り込み処理に用いら れる。メモリの内容を消去する場合にはWFGATEが オンする代わりに I N F G A T E がメモリ制御305に =L) に戻るので、結局WINT8はWFGATEがオ 【0040】以下再びカウント値は"0" (QA ~QC ンした後8ライン原稿を走査する毎(8LSYNC周 則御されてオンするだけで、動作は同じである。 [0041] 次に図9~図11を参照して審込アドレス 発生部330ついて説明する。魯込アドレス発生部33 Ł. A ND#-1333Ł, F/F334Ł, ħウン 332のプリセット入力にはそれぞれメモリ制御305 から図11に示すように主走査方向の最大酰み取り有効 領域を示す信号LGATEからの原稿の左端位置を示す **債号SHIFT0~13, 原稿の実際の幅を示す信号D** タ335から構成されている。ダウンカウンタ331、 0は図9に示すようにダウンカウンタ331、332

示す信号\*LGATESTがプリセット値のロード信号 しレベルになるとダウンカウンタ331のプリセット値 SHIFT0~13がロードされ、その後CLKに同期 13と原稿の幅DOT0~13は原稿のサイズに応じて 異なるが、メモリ制御305では原稿幅検知部310に より後知された信号DATAWIDTHに基づいてSH IFT0~13、DOT0~13 (通常DATAWID 「H=DOT0~13)を決定して、ダウンカウンタ3 31、332に散定している (図20で後述する)。そ J てダウンカウンタ331では信号LGATEの開始を としてロード猶子LDに、また、クロック猶子CLKに クロック信号CLKに入力し、信号\*LGATESTが [0042] すなわち、原稿の左端位置SHIFT0∼ OT0~13が設定されている。 してカウントダウンする。

田力) はしレベルになっているので、\*SHIFTEN [0043] そしてSHIFTの分だけカウントダウン **すると、ボローが生じてその出力★SHIFTENDが** Lレベルとなるが、\*SHIFTENDはANDゲート 3 3 3 を介してF/F 3 3 4 のクロック端子CLKに入 カし、またF/F334は信号LSYNCの反転信号\* LSYNCでプリセットされているためロ入力 (=\*Q Dの立ち上がりエッジでQ出力の\*ADRSENBがL

ロック端子CLKにクロック信号CLK入力されている ので、この時ダウンカウンタ332のプリセット値DO 同期してカウントダウンする。そしてDOT分カウント ダウンすると、ボローが生じて\*DOTENDがLレベ ルとなるが、この出力\*DOTENDはANDゲート3 332のロード信号としてロード端子LDに、また、ク F 0~1 3がロードされ、その後クロック信号C L K に で、F/F334のQ出力は\*DOTENDの立ち上が [0044] また\*SHIFTENDはダウンカウンタ 33を介してF/F334のCLKに入力しているの りエッジで今度はHレベルになる。

う)をLレベルにする。

T8STによりロードされ、メモリ部302に対する事 このカウンタ335のプリセット入力にはメモリ制御部 305から街込アドレス設定部340を介して杳き込み アドレスの初期値WADINIT0~23がプリセット される。この初期値WADINIT0~23は費き込み ラインカウント部350の出力WINT8の開始位置か ら1クロック分だけLレベルになるロード信号\*W1N き込みアドレスWADRS0~23が初期値WADIN 【0045】次にカウンタ335の動作を説明すると、 | T0~23に設定される。

用いられる。

ンの原稿幅DOT分の画像データがメモリ部302に沓 [0046] そしてF/F334のQ出力\*ADRSE NBがカウンタ335のカウントイネーブル猫子EPに 入力しているので、Q出力\*ADRSENBがCLKが Hレベルの時にカウントアップせず、暫き込みアドレス WADRS0~23が変わらないが、Q出力\*ADRS ENBがLレベルになるとカウントアップして暫き込み アドレスWADRS0~23は更新され、従って1ライ き込まれる。なお、Q出力\*ADRSENBはまた読出 アドレス発生部390に入力されるが、その説明は図1 7及び図18において行う。

【0047】 魯込アドレス散定部340は図12に示す ようにパラレル1/0341により構成され、このパラ レル1/0341の入力1Nに対してメモリ制御305 が原積幅後知節310により検知されたDATAW1D THと奮込ラインカウント節350により検知されたW INT8に基づいて魯込アドレスの初期値WADSET 0~23を計算して出力する。そしてパラレル1/03 4 1は次の費き込みアドレスの初期値WADSET0~ 2 3 がメモリ制御3 0 5 から入力するまでこの入力値W ADSET0~23を初期値WADINIT0~23と

たものである。 読出有効信号発生部360はF/F36 【0048】アドレス駐御部303のうちメモリ部30 2 に対する競み出しアドレスを制御する部分の各部につ いて以下説明する。先ず読出有効倡号発生部360につ いて説明する。図13は読出有効信号発生部360の構 成の一例を示したものであり、図14はその動作を示し

メモリ制御305がメモリ部302から画像データを耽 4出し可能と判断するまではF/F361のクリア端子 に入力されたRFGENBをLレベルにしておき、Q出 カからの読み出し有効信号(以下、RFGATEとも含 1 により構成されている。離出有効信号発生節360は

出し可能と判断したとき、メモリ側御305がRFGE 出力可能な状態とし、プリンタ200から画像データ糖 【0049】そしてメモリ部302が両像データを読み NBをHレベルにセットすることによりRFGATEを み出し要求信号(以下、DREQとも言う)が入力され 5とその立ち上がりエッジにより、ロ入力がHレベルに する。そして画像データの読み出しが終了すると、メモ とにより、RFGATEの出力を停止 (Lレベルに) す 5。そしてこのRFGATEは脱出ラインカウント部3 70及びメモリ制御305に入力されそれ以後の処理に リ制御305がRFGENBをLレベルにセットするこ 設定されているのでRFGATEを出力 (Hレベルに)

列を示したものであり、図16はその動作を示したもの を査方向の同期を取るための信号LSYNCが入力され 【0050】院出ラインカウント部370について説明 である。 脱出ラインカウント師370はカウンタ371 とANDゲート372で構成されており、カウンタ37 1のクリア端子には脱出有効信号発生部360で発生さ れたRFGATE信号が入力され、クロック端子には主 する。図15は乾出ラインカウント部370の構成の一

【0051】そしてカウンタ371の出力GA ~QC は データの観み出しを可能と判断してRFGENBをHレ RFGATEがオン (Hレベル) になると、それまで出 カQA ~QC がクリア(カウント値="0")されてい ANDゲート372に入力されている。以下動作を説明 すると、メモリ制御305がメモリ部302からの画像 ベルとした後でプリンタ200からDREGが入力され たのが解除され、メモリ部302から1ライン画像デー タを読み出す毎にクロック端子にLSYNCが入力され その立ち上がりエッジによりカウントアップする。

[0052] そしてカウント値が"7" (QA ~QC = H)になると、ANDゲート372の出力RINT8が Hレベルとなる。以下再びカウント値は"0"(QA~ **がオンした後メモリ 邸302から8ライン分回像データ** を読み出す毎(8 L S Y N C 周期)に 1 L S Y N C 周期 D回Hレベルとなる。そしてこのRINT8はメモリ勧 QC=L) に戻るので、結局RINT8はRFGATE **単305に入力され、それ以後の処理に用いられる。** 

示したものであり、図18はその動作を示したものであ [0053] 酰出アドレス発生部390について説明す る。図17は龍出アドレス発生即390の構成の一例を る。脱出アドレス発生部390はカウンタ391から構

9

特閒平9-284518

分しレベルになる信号)によりロードされ読み出しアド 0~23がプリセット値として設定されており、これは \*RINT8ST (RINT8の開始位置から1CLK は読出アドレス設定部380からメモリ部302へ発生 するための読み出しアドレスの初期値RADINITA V×RADRSA0~23HRADINITA0~23 **或されている。以下動作を説明すると、カウンタ391** 

プは行われないので出力される読み出しアドレスRAD 生された\*ADRSENBがHレベルの時は、\*ADR RSA0~23はRADINITA0~23のまま変わ らないが、\*ADRSENBがLレベルの間はCLKに ドレスRADRSA0~23は更新され、1ライン当た りメモリ部302に記憶されたDOTの分すなわち原稿 の幅の分だけ画像データがメモリ部302から読み出さ 【0054】そして哲込アドレス発生邸330により発 SENBがカウンタ391のカウントイネーブル猫子に 入力されているのでCLKが入力されてもカウントアッ **回期してカウントアップが行われるので頃吹籠み出しア** 

I NT 8から計算してRADSETA0~23としてパ 381は入力された値を読出アドレス発生部309に設 定する靴み出しアドレスの初期値RADINITA0~ 5は原稿幅倹知部310により倹知したDATAWID THと、脱出ラインカウント部370により検知したR ラレル1/0381に出力する。そしてパラレル1/0 2 3として次の酷み出しアドレスの初期値がメモリ制御 る。図19は観出アドレス設定部380の構成の一例を 示したものである。魏出アドレス設定部380はパラレ ル1/0381により構成されている。メモリ制御30 【0055】 離出アドレス設定部380について説明す 305から出力されるまで保持し続ける。

1制御305はいわゆるCPU及びROM, RAM、割 り込みコントローラなどの周辺の装置から構成されてお 【0056】メモリ制御305について説明する。メモ )、ROMに格納されたプログラムに従って動作を行 う。以下その基本的な動作について説明する。

では割り込みコントローラ、パラレル1/0、プログラ \*40 [0057] 図20はメモリ制御305で行うメインの 動作フローチャートである。 電源オン後、ステップS1

WADSET0~23=8 \* DATAWIDTH \* Yin

【0062】この式の意味は8ライン毎に割り込みがか を掛けて、それにWINT8割り込みを行った回数Yi nを掛けた値を母初にセットしたライトアドレスOFF 2で計算したライトアドレスを鸖込アドレス散定即34 ートの無限ループに戻り割り込み入力を待つ。以下WI かるので1ライン分のデータ줲DATAW1DTHに8 SETに加えている。ステップS13ではステップS1 0 に設定して割り込み処理を終了し、メインフローチャ

**れるのを待つ。そしてステップS3で原稿が挿入され原** \* ムで使用する変数などの各部のイニシャライズを行った 後、ステップS2では原稿が挿入されてコピーが開始さ 貧幅倹知部310によりDATAWIDTHが検知され 5と、ステップS4ではDOT及びSHIFTの値を計

することにより、プリンタ200からのDREQの入力 を有効とし、無限ループに入り割り込みがかかろのを待 に設定して、ステップS6ではメモリ部302の審き込 号発生部360に対してRFGENBをHレベルに設定 【0058】 ステップS5ではステップS4で計算した DOT及びSHIFTの値を費込アドレス発生部330 れらの設定が終了した後、ステップS 7 では読出有効信 みアドレスの初期値OFFSET (WADSET0∼2 3)を母込アドレス設定部340に設定する。そしてこ

開始され原稿長検知部320によりWFGATEが検知 されHレベルになると、プリンタ200で記録紙の給紙 が開始されると共に、8ライン分原稿を走査した後で杏 き込みラインカウント部350からWINT8がHレベ vとなりメモリ制御305に入力される。そしてこのW カライトアドレスの先頭の値の計算及び售込アドレス設 定部340への設定を行う。またRMW合成モードの時 込みアドレスを発生すると共に、1枚目の原稿を競み出 [0059] 最初にWINT8割り込みについて説明す る。原稿が挿入され、原稿幅が検知され、原稿の走査が INT8を割り込み信号としてWINT8入力時の割り 込み処理を行う。WINT8の割り込み処理では次の8 ライン分の画像データを記憶するためのメモリ節302 には2枚目の原稿の酰み取り時は、2枚目の原稿の費き すための説み出しアドレスをメモリに対して設定する。 ためのメモリ節302のライトアドレスの計算を行う。

[0060] 以下図21の動作フローチャートを用いて 説明する。ステップS11ではWINT8の割り込み処 理を行った回数を喪すカウンタYinをインクリメント する。(メインフローチャートのステップS1で初期化 されているのでYin=1となる) そしてステップS1 2で次の式により、次の8ライン分のデータを配憶する

込みアドレスの先頭の値を計算し、費き込みアドレス設 NT8割り込みがかかる度に順次次の8ライン分の告き 定部340に設定することで告き込みアドレスを管理し OFFSET

ある程度原稿が読み取られ、画像データがメモリ部30 2に記憶されるとプリンタ200での記録紙の給紙が進 [0063] 次にDREQ割り込みについて説明する。

ながら更新し、メモリ部302へ画像データを配憶す

込み信号としてDREQ割り込み処理を行う。DREQ 割り込みではリードアドレスの初期値の設定や、リード み、記録紙が現像開始位置に近ろくと、所定のタイミン グでプリンタ200よりDREQが発生し、この信号が メモリ制御305に入力される。そしてこの信号を割り

用のプログラムのカウンタの初期化及びライト用のカウ

【0064】以下図22の動作フローチャートを用いて 時保存する。ステップS22ではリード時にプログラム して、ステップS23ではメモリ部302からの甑み出 Lアドレスの先頭をRADSETA0~23=OFFS ンフローチャートの無限ループに戻り割り込み入力を待 説明する。ステップS21ではその時点でのWINT8 朝り込みを行った回数YinをCOUNTに代入して一 ET (=書き込みアドレスの先頭) として懿出アドレス 設定部A380に設定して割り込み処理を終了し、メイ で使用するカウンタYoutを初期化(Yout=0) ンタ値の保存などを行う。

【0065】次にRINT8割り込みについて説明す

\* DATAWIDTH \* Yout OFFSET RADSETA0~23=8

[0068] この式の意味は8ライン毎に割り込みがか かるので 1 ライン分のデータ 肚DATAWIDTHに8 を掛けて、それにRINT8割り込みを行った回数Vo u tを掛けた物を最初にセットしたリードアドレスのO S 3 2 で計算したリードアドレスを離出アドレス設定部 A380に設定する。そしてステップS34ではYou FFSETに加えている。 ステップ S33ではステッフ tの値とCOUNTの値の大小関係を比較する。

[0069] 最初のうちはYoutがCOUNTよりも をセットし、RFGATEをLレベルとすることにより 小さな値なのでメモリ部302に記憶した画像データを まだ全て読み出してないと判断して処理を続けて実行す るが、原稿の読み取りが終了し、しばらくたってYou t=COUNTとなるとメモリ部302に記憶した画像 データを全て読み出したことになるのでステップS35 で読出有効信号発生節360にRFGENB=L*レベル* 割り込み処理を終了し、メインフローチャートの無限ル **一プに戻り割り込み入力を待つ。処理を続ける場合は以** 下R I NT8割り込みがかかる度に順次次の8ライン分 の読み出しアドレスの先頭の値を計算し、読出アドレス 設定部A380に設定することで読み出しアドレスを管 [0070] 次にWFGATE割り込みについて説明す る。原稿の読み取りが終了し、原稿長検知郎320から のWFGATE信号がLレベルになるとその反転信号を WFGATE割り込みでは次の原稿の読み取りに備えて ライト用に使用したカウンタの値の保存と初期化及びメ 割り込み信号としてWFGATE割り込み処理を行う。 理しながらメモリ部302から画像データを読み出す。 モリ部302の也き込みアドレスの初期値の散定を行

\* る。プリンタからDREQが発生し、髄出有効信号発生

8

インカウント部370にてRINT8が発生し、この値 タを競み出すためのメモリ部302のリードアドレスの **売頭の値の計算及び酸出アドレス設定部A380~の設** 部360においてRFGATEが発生すると、メモリ部 302から画像データを8ライン分配み出す度に酰出ラ る。RINT8割り込みでは次の8ライン分の画像デー 号を割り込み信号としてRINT8割り込みが発生す

説明する。ステップS31ではRINT8の割り込み処 S 2 2 で初期化されているのでY o u T = 1 となる) そ. してステップ532で次の式により、次の8ライン分の トする。 (DREQ割り込みフローチャートのステップ ゲータを触み出すためのメモリ邸302のリードアドレ 【0066】以下図23の動作フローチャートを用いて 理を行った回数を要すカウンタYoutをインクリメン スの計算を行う。 定を行う。

めの色き込みアドレスの初期値OFFSET2(WAD 説明する。ステップS41ではWINT8割り込みを行 J. この値をRINT8割り込みでの終了条件として値 定する。そしてステップS42では次の原稿の蓜み取り に備えて、Yinの値を初期化 (Yin=0) し、ステ ップS43で次の原稿をメモリ部302に記憶させるた SET0~23)を告込アドレス設定部340に設定し て割り込み処理を終了し、メインフローチャートの無限 【0071】以下図24の動作フローチャートを用いて oた回数を投すカウンタY;nの値をCOUNTに代入

する。メモリ節302からの両像データの読み出しが終 了して、RINT8割り込みで脱出有効信号発生部36 のに対してRFGENBをLレベルに設定し、RFGA F EがL レベルになると、その反転信号を割り込み信号 としてRFGATE割り込み処理を行う。RFGATE 割り込みではリピートコピー動作や次の原稿の説み取り 後のプリンタ200からのDREQ債号を有効にするた めに再び脱出有効信号発生的360に対してRFGEN [0072] 最後にRFGATE割り込みについて説明 ループに戻り割り込み入力を待つ。 BをHレベルに散定する。

[0073] 図25の動作フローチャートを用いて説明 する。ステップS51で読出有効信号発生即360に対 助作や次の原稿の読み取り後のプリンタ200からのD ンフローチャートの無限ループに戻り割り込み入力を待 したKFGENBをHレベルに設応し、リピートコピー REQ信号を有効にして、割り込み処理を終了し、メイ

**特開平9-284518** 

[0074] 一連の複写動作と各割り込みタイミングの 関係を図35に示す。メモリ302の内容を消去する場 する場合には、通常原稿を読み取ってWFGATE信号 モリ制御305により、WFGATE信号の代わりとな る消去有効信号INFGATEをオンすることによって タは常に白に固定されており、メモリ302の内容は白 合の制御について説明する。メモリ302の内容を消去 をオンさせて画像データを哲き込むのとは異なって、メ 画像データの書き込みを開始する。またその時画像デー

知らせるとともに計時を開始する。 ステップS102で 500はメモリ制御305に複写動作が完了したことを は所定時間が経過したかどうかを判断し、所定時間が経 み、更に操作部450のモードクリアキーが押されたか (モードクリアが実行されたか)をシステム制御500 【0015】図36にメモリ302の内容の消去を行う までの制御のフローチャートを示す。ステップS101 において一連の複写動作が完了した後、システム制御部 過した場合にはメモリ内容の消去処理に移行する。所定 時間が経過していない場合にはステップS103に進

キャナ100に原稿がセットされ複写動作が開始したか **動作が開始されなければステップS102に戻り所定時** ればステップS104に進む。ステップS104ではス どうかを判断し、複写動作が開始すれば次の原稿の説み の複写動作が完了するまではこの処理は行われず、複写 [0076] モードクリアが実行された場合にはメモリ 内容の消去処理に移行し、モードクリアが実行されなけ 取りによりメモリの内容は上掛きされるので、また一連 間が経過したかどうかが引き焼き判断される。

[0077] 次に実際にメモリの内容を消去するための より告き込みのための初期設定を行い、費き込みアドレ 30に散定する原稿の実際の幅を示すDOT0~13を 13も設定する。DOT0~13を最大値にすることに を示す。まずステップS111ではメモリ制御305に 0 (一番先頃) にして、また杏き込みアドレス発生的3 改定可能な最大値とし、それに合わせてSH1FT0~ 引御について説明する。 図37に制御のフローチャート ス設定部340に設定する春き込みアドレスの初期値を より消去にかかる時間が最小となる。

[0078] ステップS112では費き込みのための初 するために、メモリ制御305により消去有効信号1N FGATEをオンする。INFGATE信号をオンする モリへのデータの也き込みを行う。この時面像データは なっている。そしてステップS114でメモリ302の **最終アドレスまで哲き込みを行ったかを判断して、最終** 朝設定が終わったのを受けて実際に哲き込みをスタート S/P変換部610でマスクされているので白データと **昏き込みアドレスを制御しながらステップS113でメ** と、以下自動的にWINT8割り込みが発生するので、

ップS113での白データの哲き込みを行い、最終アド レスまで費き込みが終了すればステップS115で消去 育効信号 INFGATEをオフし、 書き込みを終了して アドレスまで售き込みを行っていなければ引き続きステ

テップS121で售き込みアドレスの初期値をそれまで 行っていた複写動作の画像データを記憶した先頭アドレ **一タを配倣した終了アドレスとしている。このようにす** [0079] また別の制御の実施例について図38に示 **t。この実施例では図37に示した実施例とほぼ同じだ** が、メモリ302の内容の消去を行う範囲が異なり、ス スとし、ステップS124での消去の終了条件を画像デ ることにより、メモリ302の全領域を消去する場合と 比較して短時間で済む。

る画像再形成を防止することが可能となる。また、配憶 **手段の使用した部分のみの消去を実行し、短時間で消去** [0080] 上記の実施形態によれば、無関係な人によ

[0081]

ディジタル画像形成装置は、原稿上の画像をディジタル 的に読み取り、読み取られた画像データを配憶し、配憶 した画像データに基づいて画像形成を行う。一連の画像 8成動作終了後に、再度画像データを読み出し、画像形 **成を行わせる。記憶した画像データは任意に消去が可能** とする。よって、無関係な人による画像再形成を防止す ることが可能となる。また、所定の時間経過後に自動的 [発明の効果] 以上の説明より明かなように、本発明の に消去させたりすると利便性が向上する。 |図画の簡単な説明|

【図1】本発明のディジタル画像形成装置を複写機へ適 用した実施形態の構成例を示すプロック図である。

[図3] スキャナ内の各制御信号と原稿との関係を示す [図2] スキャナの構成例を示す図である。

[図4] 画像メモリの周辺回路の構成例を示す図であ

[図6] A4縦の原稿の幅及び長さを検知する手順を説 [図5] スキャナの原稿搬送部を上からみた図である。 男するための図である。

【図7】 也込ラインカウント部の構成例を示す回路図で

[図8] 街込ラインカウント部の動作を説明するための

【図9】 毎込アドレス発生部の構成例を示す周辺回路図 タイミング図である。

[図10] 哲込アドレス発生部の動作を説明するための タイミング図である。

[図11] 哲込アドレス発生部の動作を説明するための タイミング図である。

[図12] 曹込アドレス設定部の構成例を示す回路図で

9

[図13] 脱出有効信号発生部の構成例を示す回路図で

[図14] 酰出有効信号発生部の動作を説明するための

|図15|| 酰出ラインカウント部の構成例を示す回路図

【図35】一連の複写動作と各割り込みタイミングの関 【図36】メモリの内容の消去を行うまでの制御例を示 [図37] 実際にメモリの内容を消去する制御例1を示 【図38】実際にメモリの内容を消去する制御例2を示

系を示すタイミング図である

オフローチャートである。

すフローチャートである。 ナフローチャートである。

【図34】面像加工部の構成例を示す回路図である。

ング図である。

[図33] P/S変換部の動作を説明するためのタイミ

【図32】P/S変換部の構成例を示す回路図である。

8

ハング図である。

のタイミング図である。

【図17】 説出アドレス発生部の構成例を示す回路図で

【図18】 脱出アドレス発生部の動作を説明するための

[図19] 龍出アドレス設定部の構成例を示す回路図で

[図20] メモリ制御が行うメインの動作フローチャー

101 CCD (電荷転送案子)

均幅回路

0 2

100 スキャナ

[符号の説明]

【図21】1枚目の原稿を読み出すための説み出しアド レスをメモリに対して設定する動作フローチャートであ [図22] カウンタの初期化及びライト用のカウンタ値 の保存などを行う動作フローチャートである。

|図24| カウンタの値の保存と初期化及びメモリ部の 及び読出アドレス設定部Aへの設定を行う動作フローチ ヤートである。

**むき込みアドレスの初期値の設定を行う動作フローチャ** 

[図27] S/P変換部の動作を説明するためのタイミ 【図26】S/P変換部の構成例を示す回路図である。 Hフベルに設定する製作フローチャートかある。

|図28||メモリ部の動作を説明するためのタイミング [図29] データ切り換え部の構成例を示す回路図であ ング図である。

ş 【図31】 データラッチ部の動作を説明するためのタイ

[8図]

- 340 奇色込みアドレス 砂を高 등 MOSET Pr23

1 X 2 X 3 X 4 X 5 X 6 X 7 X LSWC INFCATE. FGATE % 6

11

【図16】 読出ラインカウント部の動作を説明するため

タイミング図である。

シェーディング福圧回路

104 105 106 108 110 1 1 1 200 300 301 302 303 310

A/D斑換器

103

[図23] メモリ部のリードアドレスの先頭の値の計算

コンタクトガラス

クロック発生部

面像処理回路

æ

[図25] 脱出有効信号発生部に対してRFGENBを

アドレス制御部 原植長檢知部

メモリ制御部 画像メモリ メモリ部

ナリンタ

アバメ

光類

原箱幅像知部

R

むき込みアドレス設定部 むき込みアドレス発生部

> 340 360 370 380 390

330

320

親出ラインカウント部

脱出有効倡号発生即 脱出アドレス設定部 脱出アドレス発生部


【図30】 データラッチ部の構成例を示す回路図であ


操作的


450

システム制御装置 回軸ケーブル 7 0 0

[図12]











(16)


(12)














[國35]

[833]



